עוד בפרק זה:

מעבדות

מעבדת VLSI-SoC


המעבדה לתכנון מערכות VLSI-SoC הוקמה לצורך מחקר והוראה בתכנון מערכות VLSI.

המעבדה מעמידה לרשות הסטודנטים סביבות פיתוח מתקדמות. המעבדה מאפשרת לסטודנטים ללמוד שפות תיאור חומרה (VHDL, Verilog), ולהקנות ידע בטכנולוגיה של תכנון מערכות VLSI, משלב סינתזה לוגית של מערכת ספרתית (כולל סימולציות) ועד מצב הצריבה בתוך רכיב.


Very Large Scale Integration) VLSI) הוא תהליך של שילוב מספר רב של רכיבים אלקטרוניים ממוזערים ליצירת מעגל משולב של רכיבים רבים – בעיקר טרנזיסטורים על גבי שבב יחיד‏.
 
System on a Chip) SoC - מערכת על שבב) הוא כינוי למעגל משולב אשר מכיל בתוכו את רוב תפקידיו של מחשב שלם: מעבד, זיכרון, בקרים שונים לאמצעי קלט ופלט ולפעמים גם אמצעי אחסון. מערכות אלו נפוצות במיוחד בתחום המערכות המשובצות, טאבלטים וטלפונים חכמים.

מטרות המעבדה

  • לרכוש את הידע והכישורים כדי לתכנן מערכות ספרתיות ביעילות, מבוסס על מעגל משולב תלוי יישום (ASIC - Application Specific Integrated Circuit) או על טכנולוגיות FPGA.
  • ללמוד שפות תיאור חומרה (VHDL או Verilog) - כלים המשמשים בתכנון של מעגלים ומערכות אלקטרוניות.
  • לרכוש את הידע ואת הכישורים של כלי לתכנן המודרניים. ביצוע את הסינתזה אוטומטית המלאה של המערכות דיגיטליות מן המפרט התנהגותי, לתיאורים ב-VHDL, Verilog ברמת העברת הרישום ב-Register Transfer Level (RTL).

הקורסים הנלמדים במעבדת VLSI-SoC

62302 - מערכות ספרתיות מתקדמות
מרצה פרופ' סמרי ברנוב
אופן הוראה שיעור מרחוק ומעבדה
(מאחר והלימודים מתבצעים מרחוק, אין חובת הגעה פיזית למעבדה)
נ"ז 3
ש"ס 4
סילבוס אנגלית
כמות הסטודנטים בקורס 18-20
דרישות קדם 61104 - מבני נתונים
61203 - מבנה המחשב ותורת המיתוג

 

מטרת הקורס

קורס זה מספק טכניקות לסינתזה של מערכות מורכבים לוגיים צירופית ועקיבה, ללא אילוצים כל על מספר כניסות, יציאות ומצבי המעגל. סטודנטים ילמדו מודלים ושיטות אפקטיביים ביותר מתודולוגיות תכנון: מעלה-מטה (Top-to-Bottom), מטה - מעלה (Bottom-to-Top). הידע והמיומנויות שנרכשו יהיה בעל חשיבות רבה לתכנן מערכות דיגיטליות מבוססת על טכנולוגיות ASIC ו- FPGA.

 

התוכנה אשר מלווה את הקורס

  • תכנון בעזרת מחשב (תיב"ם) - GateCreator (של Synthezza) - תכנון אלקטרונית אוטומציית (EDA) עבור מכשירים אלקטרוניים.

65357 - שפות עיצוב מערכות דיגיטליות
מרצה  
אופן הוראה שיעור ומעבדה
נ"ז 3
ש"ס 4
שפות המעבדה תומכת שתי אפשרויות: VHDL / Verilog
סילבוס אנגלית
כמות הסטודנטים בקורס 18-20
דרישות קדם 61104 - מבני נתונים
61203 - מבנה המחשב ותורת המיתוג

 

מטרת הקורס

בקורס זה, סטודנטים ילמדו שפת תיאור חומרה - VERILOR או VHDL, אשר משמשים בתכנון של מעגלים ומערכות אלקטרוניים. אחרי הקורס הזה המהווים מספר פרויקטים ועבודות מעבדה, הסטודנט יהיה מוכן לשימוש VERILOR או VHDL עבור העיצוב של מערכות גדולות ומורכבות תחת האילוצים המחמירים, כגון מהירות, שטח, חשמל וכו'.

 

התוכנות אשר מלוות את הקורס

  • ModelSim (של Mentor Graphics) - כלי סימולציה דיגיטלית עבור שפות תיאור חומרה כמו Verilog ו- VHDL.
  • Vivado (של Xilinx) - מערכת על שבב (SoC). סביבת תכנון עבור מערכת אלקטרונית מתקדמת.
  • Quartus II

החומרה אשר מלווה את הקורס

65311 - מערכות תיב"ם וארכיטקטורות של מערכות VLSI
מרצה פרופ' סמרי ברנוב
אופן הוראה שיעור מרחוק ומעבדה
(מאחר והלימודים מתבצעים מרחוק, אין חובת הגעה פיזית למעבדה, פרט למספר הרצאות ומעבדות בסוף הסמסטר, אשר בהן הסטודנטים ישתמשו ב-ModelSim)
נ"ז 3
ש"ס 4
סילבוס אנגלית
כמות הסטודנטים בקורס 18-20
דרישות קדם 61104 - מבני נתונים
61203 - מבנה המחשב ותורת המיתוג

 

מטרת הקורס

הסטודנטים ילמדו את הכלים המודרניים לעיצוב עבור ביצוע הסינתזה המערכות הדיגיטליות אוטומטית מן מפרט התנהגותית וכלה לתיאור בשפת חומרה (VHDL או Verilog) ברמת ה Register Transfer Level - RTL. קורס זה ייתן לסטודנטים את הידע וכישורים הרחבים, ואת מיומנויות הנדרשות, כדי לתכנן מערכות דיגיטליות שונות לטכנולוגיות ASIC ו- FPGA.

קורס זה מספק מתודולוגיית לתכנון מערכת מרוכבות ל- ''מערכות-על-שבב'' ( (SoC), המערכות שמכילות מאות מיליוני שערים לוגיים. מתודולוגיה זו מבוססת על אלגוריתם סינתזה, הממירה את התנהגות האלגוריתם לתוך החומרה ומיישם את התנהגותו.

 

התוכנה אשר מלווה את הקורס

  • תכנון בעזרת מחשב (תיב"ם) - GateCreator (של Synthezza) - תכנון אלקטרונית אוטומציית (EDA) עבור מכשירים אלקטרוניים.
  • Synthagate (של Synthezza Corp) - כלי סינתזה לוגית מהירה (סינתזת רמה גבוהה) עבור אוטומט מצבים סופי (FSM) ו- מעגלים לוגיים קומבינטוריים.

החומרה אשר מלווה את הקורס

60503 - ארכיטקטורות מחשבים מתקדמות
מרצה פרופ' סמרי ברנוב
אופן הוראה שיעור מרחוק ומעבדה
(מאחר והלימודים מתבצעים מרחוק, אין חובת הגעה פיזית למעבדה, פרט למספר הרצאות בסוף הסמסטר, אשר בהן הסטודנטים ישתמשו בלוחות FPGA)
נ"ז 3
ש"ס 4
סילבוס אנגלית
כמות הסטודנטים בקורס 18-20
דרישות קדם 60931 - שפות תיאור חומרה
65311 - מערכות תיב"ם וארכיטקטורות של מערכות VLSI

 

מטרת הקורס

מטרת הקורס הזה - ללמוד את המתודולוגיה תכנון ואימות של מעבדי צינור עיבוד נתונים (Pipeline), מהמפרט חיצוני וכלה עד היישום חומרה על שבב עם שימוש בטכנולוגיית FPGA או ASIC.

 

התוכנות אשר מלוות את הקורס

  • ModelSim (של Mentor Graphics) - כלי סימולציה דיגיטלית עבור שפות תיאור חומרה כמו Verilog ו- VHDL.
  • Synthagate (של Synthezza Corp) - כלי סינתזה לוגית מהירה (סינתזת רמה גבוהה) עבור אוטומט מצבים סופי (FSM) ו- מעגלים לוגיים קומבינטוריים.
  • Vivado (של Xilinx) - מערכת על שבב (SoC) סביבת תכנון עבור מערכת האלקטרונית מתקדמים.
  • Quartus II (של Altera) - כלי לעיצוב של התקנים מתוכנתים, שמאפשר אנליזה וסינתזה של עיצובים של שפות תיאור חומרה. Quartus כוללת יישום VHDL ו Verilog, עריכה ויזואלית של מעגלים לוגיים, וסימולציה צורות גלים.

החומרה אשר מלווה את הקורס

כלים (תוכנה וחומרה) המשמשים במעבדה עבור תכנון VLSI-SoC

  מערכות ספרתיות מתקדמות
62302		 שפות תיאור חומרה
60931		 מערכות תיב"ם וארכיטקטורות של מערכות VLSI
65311		 ארכיטקטורת מחשבים מתקדמות
60503
FPGA Board   Basys™3 Artix-7 FPGA Board
[Xilinx]		 Nexys™4 DDR Artix-7 FPGA Board
[Xilinx]		 Nexys™4 DDR Artix-7 FPGA Board
[Xilinx]
Gates Creator
[Synthezza]		 ✔      
ModelSim
[Mentor Graphics]		   ✔ ✔ ✔
Vivado
[Xilinx]		   ✔   ✔
Synthagate
[Synthezza]		     ✔ ✔
Quartus II
[Altera]		       ✔

כלים נוספים עבור מעבדת VLSI-SoC

תוכנה

  • Xilinx ISE - Ver.14.7
  • Precision Synthesis RTL_2014b.10 (Xilinx)
  • Nios II EDS (Altera)

חומרה

למעבדות נוספות במרכז מעבדות המחשוב:

חזרה לכל הידיעות
img
רישום מקוון טופס התעניינות